prom.S File Reference

#include "prom.h"

Include dependency graph for prom.S:

Macros
#define	STACKSIZE   0x00020000

Variables
seg text proc align global start	start
seg text proc align global start g1!init IU mov	g1
seg text proc align global start g1!init IU mov psr mov	g0
seg text proc align global start g1!init IU mov psr mov wim mov tbr mov y mov asr16 nop	set
seg text proc align global start g1!init IU mov psr mov wim mov tbr mov y mov asr16 nop g1 sta mov g2 nop nop nop nop nop or	g2
seg text proc align global start g1!init IU mov psr mov wim mov tbr mov y mov asr16 nop g1 sta mov g2 nop nop nop nop nop or g0 nop nop nop nop	nop
seg text proc align global start g1!init IU mov psr mov wim mov tbr mov y mov asr16 nop g1 sta mov g2 nop nop nop nop nop or g0 nop nop nop nop g3 and	g3
seg text proc align global start g1!init IU mov psr mov wim mov tbr mov y mov asr16 nop g1 sta mov g2 nop nop nop nop nop or g0 nop nop nop nop g3 and g3 mov g4 mov g5 mov g6 mov	g7
seg text proc align global start g1!init IU mov psr mov wim mov tbr mov y mov asr16 nop g1 sta mov g2 nop nop nop nop nop or g0 nop nop nop nop g3 and g3 mov g4 mov g5 mov g6 mov l0 mov l1 mov l2 mov l3 mov l4 mov l5 mov l6 mov l7 mov o0 mov o1 mov o2 mov o3 mov o4 mov o5 mov o6 mov o7 subcc g3 bge save	mov
mov	psr
mov g1 srl g1 andcc g0 be nop set	_fsrxx
mov g1 srl g1 andcc g0 be nop set g3	ld [%g3]
mov g1 srl g1 andcc g0 be nop set g3 fsr	ldd [%g3]
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd	f0
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd	f2
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set	L2MCTRLIO
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set	MCFG1
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set	MCFG2
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set	MCFG3
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st!set	IRQCTRL
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st!set g1	!set
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st!set g1 g2!st!GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set	ASDCFG
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st!set g1 g2!st!GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set	DSDCFG
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st!set g1 g2!st!GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set g2 st g2 mov g0 be nop add g1 ba sub fp sub	fp
mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st!set g1 g2!st!GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set g2 st g2 mov g0 be nop add g1 ba sub fp sub fp sub sp set	RAMSTART

Macro Definition Documentation

#define STACKSIZE   0x00020000

Variable Documentation

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 !set

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align _fsrxx

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set ASDCFG

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set DSDCFG

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f0

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f2

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set g2 st g2 mov g0 be nop add g1 ba sub fp sub fp sub fp

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set g2 st g2 mov g0

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set g2 st g2 mov g0 be nop add g1 ba sub fp sub g1

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set g2 st g2 mov g0 be nop add g2

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set g2 st g2 mov g0 be nop add g1 ba sub g3

Initial value:

= cpu index
1:  set STACKSIZE

seg text proc align global start g1 ! init IU mov psr mov wim mov tbr mov y mov asr16 nop g1 sta mov g2 nop nop nop nop nop or g0 nop nop nop nop g3 and g3 mov g4 mov g5 mov g6 mov g7

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set IRQCTRL

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set L2MCTRLIO

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 ld[%g1]

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 ldd[%g3]

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set MCFG1

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set MCFG2

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set MCFG3

seg text proc align global start g1 ! init IU mov psr mov wim mov tbr mov y mov asr16 nop g1 sta mov g2 nop nop nop nop nop or g0 nop nop nop nop g3 and g3 mov g4 mov g5 mov g6 mov l0 mov l1 mov l2 mov l3 mov l4 mov l5 mov l6 mov l7 mov o0 mov o1 mov o2 mov o3 mov o4 mov o5 mov o6 mov o7 subcc g3 bge save mov

nop

mov psr

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 g1 subcc g0 bne set g1 set g2 st g2 mov g0 be nop add g1 ba sub fp sub fp sub sp set RAMSTART

mov g1 srl g1 andcc g0 be nop set g3 fsr f0 f2 f4 f6 f8 f10 f12 f14 f16 f18 f20 f22 f24 f26 f28 f30 nop nop nop nop nop faddd f4 nop nop nop nop ba nop align g3 srl g3 andcc g3 bne set g1 set g2 st set g2 st set g2 st ! set g1 g2 ! st ! GPTIMER for MHz g1 g2 st g2 st g1 g2 srl g2 set

seg text proc align global start start